VHDL-Entwicklung eines proprietären und parametrisierbaren "System on a Chip"

Inhaltsangabe:Einleitung: 
Die Entwicklung von mikroelektronischen Schaltungen hat sich in den letzten Jahren rasant verändert, wobei die Entwurfskomplexität stark anstieg und sich die Entwicklungszeiten (Time to market) reduzierten. Ermöglicht wird dieses durch den Einsatz von Hardwarebeschreibungssprachen (z.B. VHDL, Verilog etc.), die es erlauben, eine Verifikation zu simulieren und auch zu synthetisieren.  
Realisiert wird dies alles durch den Einsatz von CAE-Werkzeugen, welche z.B. von vielen FGPA oder CPLD Anbietern günstig oder gar umsonst angeboten werden. Ähnlich wie bei der Softwareentwicklung wird der gesamte Entwurf einer größeren Digitalschaltung in einzelne Funktionseinheiten zerteilt, die untereinander über festgelegte Schnittstellen kommunizieren (in VHDL sog. Entities). Viele dieser Funktionseinheiten können ganz universell (reusable) erstellt werden und somit durch Parametrisierung (z.B. BUS-Breite) in unterschiedliche Projekte einfließen.  
Es gibt viele Firmen, die sich auf die Erstellung dieser Funktionseinheiten sog. IP-Cores spezialisiert haben. Bei der Strukturverkleinerung ist gerade die 0,13-µm- Prozesstechnik aktuell und ein Ende ist nicht abzusehen. Ermöglicht wird dies durch den Einsatz neuer Werkstoffe. Im Bereich der PLDs gibt es viele interessante Entwicklungen, so besitzen z.B. einige FPGAs einen kleinen Mikrocontroller, der zur Laufzeit Teile der Logik den neuen Erfordernissen anpasst. Die Möglichkeit der dynamischen Rekonfigurierbarkeit stellt eingroßes Potential für die Zukunft da.  
Durch das Zusammenspiel dieser Entwicklungen können immer mehr Funktionen auf einem IC abgebildet werden. Komplette Systeme (z.B. für Settop-Boxen) werden auf einem Chip realisiert, man spricht in diesem Fall von einem „System-on-a-Chip (SoC)“. Jeder namhafte Hersteller bietet Produkte aus diesem Marktsegment an. Die Entwicklung eines SoC von der Spezifikation über die Implementation bis hin zur Inbetriebnahme auf einem DIGILAB 1Kx208 ist Thema dieser Diplomarbeit. 
Gang der Untersuchung: 
Im zweiten Kapitel folgt eine Einführung in die PLDs am Beispiel des verwendeten FPGAs aus der Altera „ACEX“ Familie. Das dritte Kapitel gibt einen kurzen Einblick in eine Auswahl von HW Beschreibungssprachen.  
Anschließend geht es weiter mit „Synthese und Optimierung“, welche anhand eines kleinen Beispieles behandelt werden. Die Spezifikation des SoC stand am Anfang der Diplomarbeit und war die Grundlage, nach der die einzelnen Module des […]